成对布线 & 紧密耦合

　　永远并行：两条差分线必须始终紧贴并行，路径完全一致（避免单线绕弯）。

　　间距恒定：两条线之间的间距（S）需严格保持一致（通常 ≤ 2倍线宽），以维持耦合度。

　　等宽设计：两条线必须完全等宽（W1 = W2），确保阻抗对称。

　　2. 精确阻抗控制

　　差分阻抗计算：根据板材（如高频FR4、罗杰斯）、叠层结构、线宽（W）、线距（S）及参考层距离，通过仿真工具（如Si9000）计算目标阻抗（常见100Ω或90Ω）。

　　参考层完整性：差分线下方的参考层（电源或地平面）必须完整无割裂，避免阻抗突变。

　　沉金工艺优势：在30层沉金板中，沉金层提供超平整焊盘表面，减少阻抗波动，尤其利于高频信号。

　　3. 严格等长匹配（Length Matching）

　　蛇形绕线（Serpentine Tuning）：

　　当路径不对称时，在较短路径上添加蛇形走线补偿长度。

　　蛇形线需满足：振幅 ≤ 3×线宽，间距 ≥ 4×线宽，避免额外串扰。

　　公差控制：高速信号（如PCIe、USB3.0）要求长度误差 < 5mil（0.127mm），超高速（如25G+）需 < 2mil。

　　4. 避免外部干扰

　　与单端信号隔离：差分对与其他信号（尤其是时钟）间距 ≥ 3×差分对自身间距。

　　跨分割禁区：严禁跨越平面分割缝！若不可避免，需在分割处紧邻差分对添加缝合电容（0.1μF）。

　　过孔对称设计：

　　过孔位置需成对对称，避免相位偏移。

　　采用背钻（Back Drilling） 去除多余过孔残桩（Stub），减少信号反射（30层板必备工艺）。

　　5. 终端匹配

　　差分端接电阻：在接收端就近放置100Ω电阻跨接差分对，吸收反射（部分协议集成于芯片内）。

　　6. 层间设计优化（30层板关键）

　　同层布线优先：尽量在同一信号层完成差分对布线，避免换层导致的阻抗不连续。

　　换层时伴随回流孔：若必须换层，在差分过孔旁< 50mil处添加接地过孔，为返回电流提供最短路径。

　　参考层连续：换层时确保相邻层均为完整参考平面（如L1→L2，参考GND；L2→L3，参考PWR需加去耦电容）。

　　沉金工艺在差分布线中的价值

　　表面平整度：沉金层厚度均匀（通常0.05~0.1μm），避免焊盘“黑焊盘”现象，确保焊接后阻抗稳定。

　　抗氧化性：保护铜层免受氧化，维持高频下的低损耗特性。

　　焊点可靠性：为高速BGA/芯片焊接提供高可靠性界面，降低虚焊风险。